缩短光刻学习周期以加速 FOPLP 量产爬坡
Reducing Lithography Learning Cycles To Accelerate FOPLP Ramps
在扇出面板级封装（FOPLP）量产爬坡中，面板尺寸增大带来图形畸变、die shift 和套刻误差，工程师需在良率与产能之间寻找平衡。通过将离线量测数据与良率预测算法结合，厂商可在投入物理试验前模拟评估工艺条件；在 HVM 产线实测中，预测与实测良率差异从最初 1.2%-2.7% 降至检查标准化后的 0.2%-0.8%，从而减少试错迭代、缩短开发周期。
对于正在扩展先进 AI 封装的制造商而言，来自各个方向的压力都在不断加大。
一方面，需求持续攀升。
另一方面，AI 封装体积越来越大，集成了更多高带宽内存（HBM）和高性能芯片。
更不用说生产团队面临着快速提升新工艺的日益增加的压力。
虽然实现高良率仍然是一个关键目标，但成功越来越取决于制造商能多快建立稳定的工艺条件，并从开发阶段过渡到大批量制造（HVM）。
扇出面板级封装（FOPLP）已成为寻求扩大先进封装生产的制造商眼中一条颇具吸引力的前进道路。
与传统的晶圆级方案相比，FOPLP 能够显著提高基板利用率，同时增加每块基板产出的封装数量。在一项对比研究中，300mm 晶圆实现了约 55% 的基板利用率，每片晶圆产出 6 个封装；而 300mm 面板实现了 86% 的利用率，每块面板产出 12 个封装；510 × 515mm 面板则实现了 74% 的利用率，每块面板产出 30 个封装。这使制造商能够提升制造效率并降低每个封装的成本。
然而，要实现这些优势，就必须克服重大的光刻挑战。
随着面板尺寸增大，制造商必须应对整个基板上的图形畸变、芯片偏移以及由此产生的套刻误差。这些效应直接影响良率，并使工艺优化变得更加困难。
与传统的晶圆级工艺不同，面板尺度的变化并非均匀分布。相反，畸变模式可能在面板各处差异很大，形成用常规方法难以纠正的局部挑战。
最佳平衡点
归根结底，工艺工程师必须在套刻良率与产能之间找到“最佳平衡点”。为了补偿面板级畸变，制造商通常依靠一系列校正策略。
全局校正可以维持产能，但往往无法纠正局部套刻误差。区域校正可以提高良率，我们研究中的现场数据表明良率在 40% 至 80% 之间，但会降低产能。逐芯片（die-by-die）校正可以进一步提高良率，但会带来显著的产能损失。逐点位（site-by-site）校正则提供了一种折中方案，在提升良率的同时保持较高的产能。
然而，找到这种平衡绝非易事。
确定最佳操作窗口往往需要围绕曝光场配置、芯片布局、面板布局和套刻阈值等变量反复试验。每一次调整都可能需要再进行一轮试运行和一轮数据分析。结果是工程工作量增加、材料消耗增多、开发周期延长，量产爬坡也因此延后。
对于承受着快速投产压力的制造商来说，每一次额外的迭代都会延迟通往量产的路径。
超越反复试错
通过将离线量测数据与良率预测算法相结合，制造商可以在投入大量物理试验之前评估工艺性能。工程团队无需在生产设备上反复测试可能的操作条件，而是可以提前评估可能的良率结果，并在开发周期的更早阶段识别出有前景的工艺窗口。
该流程始于详细的计量测量，以捕获面板级的变化，包括图形误差和芯片偏移。良率预测算法随后结合工艺变量（如曝光场配置、面板布局、芯片布局和套刻阈值）来评估这些信息。利用这些输入，制造商可以预估良率表现，并比较不同的工艺策略，而无需进行完整的生产实验。
其价值不仅限于简单的预测。热图、矢量图、直方图和良率仪表板等可视化工具可帮助工程师了解工艺敏感性、隔离变化来源，并更快地确定根本原因（图 1）。这使工艺优化更有针对性，决策也更为迅速。
图 1：良率预测分析工具，显示 1) 分析参数，2) X 轴套刻误差，3) Y 轴套刻误差。对比这些图可以发现，Y 轴表现出最显著的套刻误差，直接导致良率损失。这一洞察帮助用户精确定位问题的根本原因并有效采取纠正措施，从而提升整体工艺性能。
良率预测技术还曾在 HVM 工艺中使用生产基板进行了评估。在初始评估中，预测良率与实测良率之间的差异为 1.2% 至 2.7%。进一步分析表明，人工检验判断的差异是造成偏差的主要来源。在检验流程标准化后，预测误差降至 0.2% 至 0.8%。
加速工艺验证
在工艺开发过程中，制造商可以在运行验证基板之前，利用良率预测技术通过仿真来评估工艺条件（图 2）。工程师不必完全依赖物理实验，而是可以评估多种参数组合，找出有前景的运行条件，然后使用验证基板来检验预测结果。这种方法可以减少试错迭代，同时加快工艺改进并缩短开发周期。
图 2：在各种工艺条件下生成的残余套刻误差矢量图，有助于加快工艺改进、减少试错迭代，并提高研发效率。
同样重要的是，它帮助工程团队将精力集中于优化，而非重复的试错实验。
将良率预测扩展到量产
良率预测技术的益处也可以超越工艺开发阶段。在量产中，该技术可以集成到光刻工作流中，实现实时的在线工艺监控和更早的缺陷检测。
标准的光刻工作流包含多个工艺步骤，最终检测才确定套刻良率。过程中引入的误差可能导致返工或永久性良率损失。通过将良率预测更早地集成到工作流中，制造商可以在最终检测之前发现潜在问题，从而更早进行干预，同时减少返工所需的人力、时间和成本（图 3）。
图 3：良率预测技术可集成到生产工作流中，支持实时的在线工艺监控和更早的缺陷检测。
这将良率预测的作用从加速工艺开发扩展到支持量产期间的工艺监控和早期缺陷检测。
结论
随着对先进 AI 封装的需求持续增长，制造商面临着越来越大的压力，需要建立稳定的工艺、保护良率，并更快地从开发走向大规模量产（HVM）。FOPLP 具有显著的经济优势，但图形变形、芯片偏移以及良率/吞吐量的权衡可能会延长工艺学习周期并推迟量产爬坡。
良率预测技术为制造商提供了一种从工艺开发到量产全过程中应对这些挑战的方法。在开发阶段，该技术可以减少试错迭代并加速工艺优化。在量产阶段，实时的在线监控可以支持更早的缺陷检测和干预。通过将这些能力融入其 FOPLP 光刻策略，制造商可以花更少的时间寻找合适的工艺条件，并更高效地迈向稳定、高良率的生产。
来源： Semiconductor Engineering 芯片与封装 · semiengineering.com