Chiplet 设计中即插即用原型验证如何加速：SignatureIP CEO 谈多裸片验证挑战

Accelerating Plug-And-Play Prototyping In Chiplet-Based Designs

AI 导读

随着多裸片（multi-die）组装、共享资源和不同速度工具的引入，芯片验证难度显著上升，仅靠仿真已不够，需要结合仿真、emulation 与 FPGA 原型验证来确保系统按预期工作。SignatureIP CEO Purna Mohanty 谈及 chiplet 与共享内存资源的影响、多版本 I/O 的版本控制难题，以及硬件加速工具与实际设计速度不一致带来的工程挑战。

正文 · AI 翻译

共享资源、以不同速度运行的各种工具的混合，以及多裸片（multi-die），都给设计团队带来了新的挑战。

popularity

在多裸片组件中，芯片验证正变得困难得多。与过去仅靠仿真（simulation）就足够的时代不同，如今的设计需要结合仿真、模拟（emulation）和 FPGA 原型验证，才能确保整个系统按预期工作。SignatureIP 首席执行官 Purna Mohanty 谈及了 chiplet 和共享内存资源的影响、跨多种 I/O 变体进行版本控制的挑战，以及当硬件加速工具的运行速度与实际设计不一致时工程团队所面临的难题。

Ed Sperling

（所有文章）
Ed Sperling 是 Semiconductor Engineering 的主编。