跳到正文
Semiconductor Engineering 芯片与封装· Laura Peters·· 5 小时前AI 评分49

如何降低 Co-Packaged Optics(CPO)的测试成本

Bringing Down Test Costs For Co-Packaged Optics

AI 导读

Semiconductor Engineering 与 Teradyne、Advantest、ASE 旗下 ISE Labs 和 Keysight 的专家座谈,探讨 CPO 测试成本已接近制造成本的难题。

正文 · AI 翻译

要点速览:

  • 对于故障分析(FA),工程师需要识别边界,并能够对各个组件进行解耦,以找出问题的根本原因。
  • 性能不佳的激光器是一个重大问题,使得“黄金基准”成为测试领域的热门话题。
  • 电光学的培训对于理解设计与测试中的权衡至关重要。

专家圆桌:光元件的测试成本很高,接近制造成本。环回能力是故障诊断的重要组成部分。Semiconductor Engineering 与 Teradyne 光电测试高级产品经理 Matt Griffin、Advantest America 研究与风险投资副总裁 Ira Leventhal、ASE Group 子公司 ISE Labs 的院士(fellow)Dave Armstrong,以及 Keysight Technologies 硅光子学研究员兼工程师 Kazuo Yamaguchi 进行了座谈。以下是此次对话的摘录。点击此处查看第一部分,第二部分在此处。


图 1:(从左至右)Teradyne 的 Griffin;Keysight 的 Yamaguchi;ISE Labs 的 Armstrong;Advantest 的 Leventhal

SE:你们如何确定故障在电光系统中的起源位置?

Yamaguchi:我们总是关注参考平面。对于测试来说,这些是每个测量平面上的物理、电气和光学边界——例如,确定这个边界位于何处。它是在芯片焊盘、封装焊球、连接器,还是光纤接口?我们还需要考虑边界之间各处的去嵌入(de-embedding)——例如探针、插座、走线、连接器、跳线——无论我们引入了什么,并确保在测试插入 1、2、3 中使用相同的边界。我们还需要对齐这些边界条件。然后我们模拟缺失的那一半。例如,要单独测试光引擎,就用一个已知特性的替代品替换相邻组件。如果我们有黄金基准激光源,就可以使用它。

Griffin:我们看到客户在光路中加入了监测光电二极管,这样当他们从发射或接收路径看到意外结果时,就可以追溯问题。一些进行环回测试的客户希望具备抽头(tap)能力,以便将信号路由到表征仪器或简单地监测功率。如果他们不打算做完整的表征测试,只想做环回或任务模式测试,这会很有用。缺点是,如果测试失败——未达到误码率或程序出现功能问题——你可能不知道原因。因此,能够接入环回能力进行抽头监测可能非常重要。

Leventhal:我想接着谈谈关于激光源的黄金参考的问题。说到底,我们的工作不是测试激光源,而是寻找如何测试器件本身。那个激光源基本上就相当于电学侧的器件电源,我们不会把那个叫作黄金参考。我们叫它器件电源,而且理所当然地认为它应该正常工作,就像测试系统中的其他所有东西一样。客户想默认把激光源排除在等式之外,直接使用他们在实际运行模式中所用的那一个,但那个激光源并不是 ATE 仪器,所以情况将需要逐步演变。正如 Dave 所说,失效分析(FA)就是跟着鼻子走,你需要能够分辨出哪些东西可能进入造成故障的等式,哪些东西应该被排除在外,因为理所当然它们是已知良好的。

SE:共封装光学(CPO)的失效诊断在哪些方面比近封装光学(NPO)的失效分析更难?

Griffin:当人们说到 NPO 和 CPO 时,这些术语并不总是有标准定义。两者面临着相似的挑战:模块测试需要对齐多个光学连接器,而且我们仍然需要向器件供电。有些客户会说:“使用 NPO,我可以拆下光引擎。”这可能是一个关键区别。所以你可以说,在拆装之前的测试覆盖的价值会降低,因为如果我检测到由坏的光引擎导致的失效,直接把它拆下来就行。但我们也从客户那里听到,在更下游进行返工和重新安装是一个真正的痛点,这意味着无论是否可拆卸,他们仍然需要已知良好的光引擎。

Leventhal:对于 CPO,集成到封装上的东西要多得多,你需要有办法对它们进行解耦。我们在这次讨论中谈到的许多主题在这里都用得上。正如 Dave 所讨论的,可测性设计(DFT)会有所帮助——理解你需要从各个部件的测试中获取什么信息,以便将其与封装中将要失效的部分关联起来。

Yamaguchi:带重定时的 NPO 有自己的 DSP,因此光引擎可以像可插拔模块那样单独进行一致性测试,失效也容易定位。而线性驱动的 NPO 去掉了 DSP,由主机 ASIC 的 SerDes 通过线性驱动器和 TIA(跨阻放大器)直接驱动光学器件。这样,电学侧和光学侧就形成了同一条信号路径,失效的链路就很难追溯到任何一侧。测试复杂度与 CPO 相同。

Armstrong:另一个问题是高功耗。对于 CPO,你的电信号无法传输很远,而 NPO 希望可以。正因为电信号有更长的传输距离,你就必须对其进行管理。所有这些光学部件的散热是个大问题。

SE:当把一个廉价的光子学器件与非常昂贵的 ASIC 或 GPU 集成在一起时,测试的经济性会发生怎样的变化?

Leventhal:你不能让一个廉价的光引擎把一颗价值4万或5万美元的GPU或ASIC带垮,所以这对你的测试预算来说是一个有趣的变化。我们通常把测试成本看作那颗芯片制造成本的某个百分比,但这完全颠覆了这种思路。现在,对于这些围绕你的大型ASIC工作的芯片,你实际上拥有近乎无限的测试预算。当然,你总是在寻找降低测试成本的方法,但在初期你确实有能力进行过度测试,以确保不会扔掉真正昂贵的芯片。然后,随着规模的扩大,我们会逐步获得良率学习方面的信息。

Yamaguchi:器件的价值在上升,报废成本在上升,测试复杂度在上升,封装复杂度也在上升。因此,在这种情况下,增加晶圆或最优的引擎级测试就变得更有理由,经济性正是这样从我们行业传统上服务的封装后测试转向组装前筛选。

Griffin:我完全同意。我想补充的是,这些AI加速器和网络交换设备的终端客户非常有动力尽可能多地把它们部署到数据中心,以便生成更多的token。这些是有史以来最复杂的半导体器件之一。如果你孤立地看一个光引擎的成本,得到的结果会与把它与其将要集成的极其复杂的封装以及它所提供的核心功能放在一起看时不同。它降低了功耗,并支持解耦的计算架构,这使得该器件极为关键。因此,我们将继续关注如何高效地测试这些系统。

Leventhal:对整个行业来说,证明CPO可行已不再是挑战。Meta今年早些时候展示了强有力的可靠性数据,表明它实际上相当可靠。它是能用的。现在的问题是,‘如何把今天已有的东西推向高产量制造?’这是一个生态系统问题,不是拼图中某一块的问题。所以短期内我们会依靠更多的测试、筛选、老化、更多的插拔次数、更多的工程管控来应对,同时让生态系统逐步调校并走向成熟。NPO在其中扮演着非常重要的角色。它是进入运行状态的一个更低的门槛。从中获得的经验将帮助启动把CPO推向高产量制造的努力。但这不会是一蹴而就的。你还问了到目前为止我们还没谈到的内容。答案是标准。行业发展得太快,标准组织跟不上。标准发挥作用的地方不在于发明技术,而在于实现规模化制造,也就是让零部件有多个供应来源。

Yamaguchi:行业正在研究标准和MSA,以推动这项技术并与生态系统伙伴展开协作。标准并不改变测量科学本身,但它们能让各平台保持一致,而这正是行业能提供最大帮助的地方。一些测试标准还涉及诸如需要传输多少光功率、需要施加什么样的偏置之类的问题。这有助于我们准备制造需求和交付成果。

Griffin:在我们接触的几乎所有客户中,公司内部都有两个不同的群体——一个是光子学团队,他们一直在测试器件,但通常没有达到半导体大规模量产的规模;另一个是半导体大规模测试团队。测试团队非常关心正常运行时间、软件支持、服务支持,确保他们能够大规模部署多个测试单元,而在为测试单元做出关于灵活性、模块化和可维护性等方面的许多决策时,可能会在光学性能上做出取舍。因此从生态系统的角度来看,这些团队必须在公司内部相互沟通,以便就可接受的权衡做出明智的决策。没有人比客户、设计人员和制造团队更了解他们的器件,所以他们需要明白,如果我为了更高的灵活性或更多的通道数而选择某种连接器类型,但它导致被测器件(DUT)处的光功率略有降低,这可能会影响设计。这些对话需要同一家公司内背景截然不同的多个团队相互交流,而我认为随着量产爬坡的开始,我们才刚刚开始看到这种情况发生。这些对话将比其他任何事情都更能推动行业向前发展。

Armstrong:根据我们在IPSR所做的调查,测试一个光学元件的成本正在接近其制造成本,而且随着复杂性的上升,可能会超过制造成本。这意味着行业必须认识到,他们将不得不为质量和已知良品裸片买单,正如 Ira 所暗示的,这笔钱应该摆在桌面上,因为现实是,按百分比计算,测试 GPU 的成本与测试光学元件的成本相比简直是九牛一毛。所以经济结构必须有所转变,可能会涉及不同的公司。此外,这需要一个社区。我们每个人都需要与合作伙伴合作,构建一个对大家都合理的结构,以统一、一致的方式帮助行业向前发展,并且具备可扩展性和大规模量产能力。


阅读讨论的第一部分和第二部分:
CPO 测试面临“移动靶”难题
随着共封装光学走向主流,测试供应商正在适应不断变化的连接器架构和极端的对准公差。

将 CPO 测试扩展到单一裸片之外
光纤对准、连接器耐久性以及光学与电学同步测试,为大规模制造带来了挑战。

来源: Semiconductor Engineering 芯片与封装 · semiengineering.com