imec 报告：面向 AI 时代的光互连扩展之路

云计算和 AI 的爆发式增长——从生成式、推理式，到（最终）智能体系统——正带来前所未有的带宽需求，因为在数据中心内部和数据中心之间需要传输的数据量持续激增。这进而暴露出底层互连日益显现的局限，这些互连不仅横跨数据中心网络结构和机架层面，还深入服务器内部——直至在封装和裸片层面连接 XPU、内存和其他系统组件的地方。

基于铜的（电）互连长期以来一直是行业的主力，得益于其低成本、简单和可靠。然而如今，它们正日益触及根本性极限：虽然可以实现高能效的电链路，但它们通常仅限于非常短的距离（毫米量级）。在更长距离和更高通道速率下，功耗急剧上升，热约束加剧，信号完整性下降。换言之，电气 I/O 正迅速成为扩展下一代 AI 和机器学习系统的关键障碍。

光互连已成为一条关键的前进路径。通过使用光而非电信号传输数据，它们对距离的敏感度要低得多，能实现更好的能效，同时缓解铜链路固有的许多串扰和热挑战。然而，即使是光学技术现在也被推向新的极限——因为对（多）太比特每秒接口、超高能效以及极低（亚微秒）延迟的需求正在出现。

满足这些要求需要的不仅仅是渐进式创新。它需要对光互连路线图进行根本性的重新思考；一条逐步将光学带到更接近硅的路线——从前面板，进入封装，并最终牢固地集成到晶圆堆叠中。

可插拔光学器件（PO）：长期存在——且依然充满活力——的主力

二十多年来，可插拔光收发器一直是高速电信和数据网络的中坚力量——支撑着从企业工作负载和视频流到当今超大规模云基础设施的一切。可插拔器件插入交换机、路由器和服务器上的标准化端口，将来自主机的电信号转换为光信号以便通过光纤传输——并在接收侧再转换回来。

它们提供：

模块化和灵活性——光学器件可以独立于（电气）主机进行升级。
可维护性——可插拔器件支持热插拔，意味着可以在系统不停机的情况下更换。
多厂商互操作性——通过 IEEE 802.3 标准以及广泛采用的多源协议（MSA）外形规格（如 QSFP、QSFP-DD 和 OSFP）实现。
热稳定性——光学引擎位于前面板笼中，与高功耗 ASIC 物理分离；这有助于保护激光器、调制器和光电探测器免受过热影响（提高可靠性）。

在连续几代产品中，可插拔光收发器通过提高波特率（单个光通道上每秒传输的符号数）、采用高阶调制（如 PAM-4）以及增加并行通道数量，从 100/200G 扩展到 400G 和 800G。

尽管可插拔光模块已相当成熟，它们仍在持续演进。例如，第一代1.6T 可插拔收发器——依靠每通道 200Gbps 的数据速率，并采用八通道并行架构——正接近样品阶段和早期部署，目标覆盖数据中心内的直连（DR）链路，以及基于单模光纤的前向连接（FR）。

关键使能技术是硅光子学（SiPho），它通过（硅基）光学和电子构件的组合来支撑这种扩展，其中包括马赫–曾德尔调制器——它们在实现高性价比的每通道 200Gbps 工作速率、同时控制功耗方面发挥着核心作用。

再往远看，在本十年末，业界正瞄准3.2T 可插拔光模块这一里程碑。然而，要达到这些性能水平，将需要在高速电子器件、封装和热管理方面的持续进步——以及对硅光子学（SiPho）工具箱的大幅扩充。例如，在发送端，光调制器需要支持超过 100GHz 的带宽，同时保持低插入损耗和高调制效率——这些要求仅靠传统的硅器件正变得越来越难以满足。

图 1：过去几年，可插拔光模块在性能上实现了数量级的飞跃——无论是在带宽密度还是能效方面。来源：imec。

为解决这些局限，业界对异质集成更高性能电光材料的兴趣日益浓厚，例如铌酸锂（LiNbO₃）和钽酸锂（LiTaO₃）。微转印等工艺为将这些材料集成到硅光子学平台上提供了一条有前景的路径。早期结果令人鼓舞，但相关研究仍在进行中，以将这些方法扩展到大批量制造——从而使未来的 3.2T 模块能够以同样的实用性、可靠性和成本纪律来构建，而正是这些特质让可插拔光模块最初成为了业界的主力。

与此同时，其他扩展方案也在探索之中。极致可插拔光模块（XPO）等概念通过进一步提高带宽密度，目标实现高达 12.8T 的容量，但代价是显著更高的系统复杂性以及对液冷的需求——至少目前而言，这会影响成本和实际部署。

双重世界首创：通过微转印在 SiPho 上集成 LiNbO₃ 和 LiTaO₃

随着光互连（需要）突破当今每通道 200Gbps 的标准，基于 GeSi 的器件越来越难以提供所需的带宽与能效组合。虽然 GeSi 调制器已在 C 波段实现了每通道 400Gbps 的扩展，但这种性能尚未在 O 波段实现。因此，为了在可插拔光互连中解锁下一次性能飞跃，研究人员正在研究将先进电光材料——如铌酸锂（LiNbO₃）和钽酸锂（LiTaO₃）——异质集成到硅光子学上，为一类新型高速调制器和光电探测器铺平道路。

一项有前景的赋能技术是微转移印刷，它能够将薄膜材料精确地放置到 SiPho 晶圆上，而无需承受传统晶圆键合通常伴随的材料浪费、键合后工艺复杂性和成本。两项全球首创的成果凸显了它的潜力：

首先，来自 imec 和根特大学的研究人员展示了一条工作在 O 波段、经 2km 单模光纤、无需放大的 320Gbps 光链路。这是通过将高带宽 100GHz 锗光电二极管与转移印刷的薄膜铌酸锂马赫-曾德尔调制器（MZM）相结合，集成到 SiPho 平台上，并与定制设计的行波驱动器和跨阻放大器（TIA）共同封装实现的。这项工作标志着首次利用微转移印刷技术将 LiNbO₃ 调制器无缝集成到硅光子平台上。

图 2：首次利用微转移印刷技术将 LiNbO₃ 调制器无缝集成到硅光子平台上。来源：imec。

该团队还首次实现了 LiTaO₃ 调制器在硅光子集成电路上的异质集成。研究人员采用之前应用于铌酸锂的同一微转移印刷技术，实现了与整个晶圆堆栈的完全兼容，使其能够与加热器、滤波器和锗光电探测器等其他光子构建模块共同集成，且不损害它们的性能。

虽然这些调制器仍然相对较大，但它们为可插拔收发器的进一步扩展提供了一条可行路径，因为可插拔收发器对占地面积的限制不那么严格。与此同时，业界正在探索其他器件方案，以满足未来共封装光学（co-packaged optics）更严格的尺寸和集成要求。这些方案包括工作在 C 波段的紧凑型超高速 GeSi 基调制器，以及基于将 III-V 族材料集成到硅光子平台的新兴方法。

要将这些异质集成方法扩展到大批量制造，还需要进一步的工作。尽管如此，这些结果突显了一条在 SiPho 上集成 >100GHz 电光器件的有前景的路线——这一能力被广泛认为是未来 3.2T 可插拔模块和支持 AI 驱动基础设施的下一代光互连所必不可少的。

快而窄的共封装光学（CPO）：光互连路线图的关键支柱

然而，可插拔光学器件并不能应对所有挑战。（生成式）AI 工作负载的迅速崛起，正推动光（互）连接不断深入计算服务器和加速器集群——一直深入到芯片对芯片层面。

在这个尺度上，出现了一系列新的约束条件。可插拔光收发器依赖非常高的波特率，并结合复杂的数字信号处理（DSP）来补偿信号劣化。虽然这在机架或数据中心层面运转良好，但对于 AI 和机器学习系统中短距离的芯片对芯片光互连而言，重度 DSP 带来的功耗和延迟问题日益突出。相反，这类系统需要本质上干净、误码率极低的光通道，使每条通道无需过多的均衡或 DSP 开销即可工作。

正是这一转变推动了快而窄的共封装光学（CPO）的采用。在 CPO 系统中，光学元件被放置在（交换）硅片或计算芯片的极近物理位置，将电信号路径从数厘米（如可插拔模块）缩短到仅几毫米——甚至更短。通过将电光转换点直接移到 ASIC 旁（同一封装内），CPO 大大提高了信号完整性，最大限度地减少了电气损耗，并降低了延迟——且无需依赖高功耗的 DSP。这使得 CPO 成为扩展下一代 AI 和高性能计算系统的一个极具吸引力的架构。

图 3：共封装光学缩短了光学引擎与主机 IC 之间的电信号路径，实现更高的带宽密度，并省去了数字信号处理，从而提高能效。来源：imec。

但随着早期 CPO 部署开始出现，集成复杂性仍是该技术的核心挑战之一。与光学模块（基本）自成一体、可独立工作的可插拔光学不同，CPO 需要紧密的协同设计与协同优化，包括光子集成电路（PIC）、电子集成电路（EIC）、交换 ASIC、光纤耦合方案、热管理以及先进封装。应对这一多学科挑战是 imec 光互连计划的核心目标。

在 CPO 领域（也称为 OIO2.5D），imec 的主要研究目标包括：

将光学引擎容量从 1.6T 和 3.2T 扩展到 6.4T，并最终达到 12.8T。
实现快而窄的 400Gbps 单通道速率，并达到接近每毫米 1Tbps 的带宽密度。
实现高达 5pJ/bit 的能效，并在未来技术代际中趋向 3pJ/bit。
将完整的光学堆栈——调制器、光电探测器、耦合器、光纤连接和散热方案——集成到一个可制造的封装中。

实现这些目标在很大程度上取决于能够支持光子与电子元件高密度集成的先进半导体封装技术——例如 2.5D 转接板架构、硅通孔（TSV）、扇出型晶圆级封装（FO-WLP）以及（日益普及的）混合键合实现的 3D 集成——同时也需要使用先进（III-V 族）材料。

接下来是光源问题。虽然长期目标是将激光器直接集成在光子芯片上，但早期 CPO 系统仍将依赖外置激光源。这种方式简化了热管理，并缓解了在高温 ASIC 附近运行激光器的长期可靠性顾虑。其代价是：需要更高的输出功率以补偿光学损耗、更复杂的封装，以及需要额外的光纤和连接器将光引入封装。

借助硅基 EAM 实现首个每通道净速率 400Gbps 的传输

2025 年 10 月，imec 宣布在下一代光互连领域取得重大进展：一款超越 110GHz 的 C 波段 GeSi 电吸收调制器（EAM），实现每通道净数据速率达 400Gbps。

借助 Franz-Keldysh 效应，该器件兼具紧凑尺寸、高速和低功耗。得益于其 GeSi 材料基础，它可无缝集成于 300mm CMOS 兼容的硅光子（SiPho）平台，为大规模量产提供了清晰的路径。

这一突破体现了十多年来器件与系统两个层面协同取得的进展。在器件层面，imec 优化了尺寸、掺杂方案和外延生长工艺。在系统层面，一套稳健的 PAM-4 IM/DD 传输装置验证了每通道持续净 400Gbps 的运行，证明了 GeSi EAM 技术对未来高速率通道光引擎的实用可行性。

3D 集成光学（OIO3D）：下一个前沿

随着 AI 和机器学习系统扩展到数千个紧密互联的加速器——每个加速器在仅几毫米的距离内连接到高带宽内存堆栈和对等处理器——对光互连的要求变得更加严苛。在未来十年中，光互连预计需支持接近（乃至超过）10Tbps/mm 的带宽密度、远低于 1pJ/bit 的能效以及超低延迟（<100ns）。这些目标已超出即使是最先进的 CPO 架构所能实现的范围。

为满足这些要求，光学技术必须超越封装层面，进入晶圆堆叠本身。这正是 3D 集成光学的基础。通过将电气路径缩短到微米级距离，OIO3D 能够实现超短、高带宽且高能效的光链路，使密集的芯片间光互连结构成为可能。

图 4：通过将电气路径缩短到微米级距离，OIO3D 能够实现超短、高带宽且高能效的光链路，使密集的芯片间光互连结构成为可能。来源：imec。

实现 3D 集成光学需要克服若干重大技术挑战。这包括可扩展的激光器集成、高效高带宽电光组件的开发（例如基于 GeSi、铌酸锂、钽酸锂、磷化铟或钛酸钡），以及密集堆叠环境中稳健的热管理。同样关键的是晶圆级的超高精度键合与对准技术。

OIO2.5D 与 OIO3D 对比

作为 CPO 的进一步演进，OIO2.5D 通过将光子芯片与电子芯片并排置于共享的硅中介层上，将高密度光子集成与可控的封装复杂度相结合。光子层采用芯片到晶圆的铜基混合键合技术集成，该技术可实现超短、低寄生的电气路径。

这一架构最初面向 8-32Tbps 范围的光引擎。它采用每通道 32-64 Gbps 的速率，针对低功耗、无 DSP 的运行进行优化，以最大限度降低延迟和热量。波分复用（每根光纤 8-32 个波长）可在不增加光纤数量的情况下进一步提升总带宽。该技术路线图的目标是 2Tbps/毫米的带宽密度和接近 2 pJ/bit 的能效。

OIO3D 代表了光互连最先进、最具雄心的愿景。在这里，光子层直接堆叠在计算芯片之上或之下，构建出真正的芯片级光互连结构，将电气路径缩短至微米级距离。

这种方法同时依赖晶粒对晶圆（die‑to‑wafer）和晶圆对晶圆（wafer‑to‑wafer）混合键合，可实现极细间距的垂直互连。凭借这种程度的垂直集成，OIO3D 旨在将带宽能力扩展到每秒数十太比特（甚至更高），同时目标能效约为 2 pJ/bit——长期目标是迈向低于 1 pJ/bit 的运行水平。

一个重要的研究方向是片上激光器集成，采用异质 III‑V 方法，例如量子点砷化镓（GaAs）硅基集成。目前正在欧盟《芯片法案》试验线中积极探索，用于未来的大规模光子系统。

在 300mm 硅光子平台上集成钛酸钡

2026 年 1 月，Veeco Instruments Inc. 和 imec 宣布了一种与 300mm 大规模制造兼容的工艺，用于将钛酸钡（BaTiO₃，BTO）集成到硅光子学上。

凭借卓越的电光特性，BTO 可实现高速、低功耗调制器，应用范围从光收发器到量子光子学、激光雷达（LiDAR）以及 AR/VR。然而，由于成本、均匀性和可制造性方面的限制，将 BTO 大规模引入硅基平台一直很困难。

借助与 imec 的合作，Veeco 最近交付了其首台专为 300mm 晶圆定制的分子束外延（MBE）集群系统。该平台支持在硅上生长单晶 BTO 薄膜——采用固态和混合 MBE——与常规 MBE 解决方案相比，提高了重复性、材料质量并降低了拥有成本。

时间表一览

纵观光互连的发展历程，可以清楚地看到不同方法正沿着不同的时间表推进。

可插拔光模块已在全球范围规模部署，正在进入一个以渐进式技术优化而非根本性突破为主的阶段。其路线图仍在延续——朝向 1.6T 和 3.2T 模块——在新架构逐步放量期间，可插拔方案在许多用例中仍将保持竞争力。

共封装光学（CPO）也正接近（相对）成熟阶段。关键构件正在过渡到试验线支持、供应链准备和晶圆级服务——与此同时，行业仍在继续追求更高带宽、更快通道速率和更好的能效。预计从 2027/2028 年起开始大规模 CPO 部署。

3D 集成光学仍处于较早的研发（R&D）阶段。当前工作重点在于路径探索和构建器件/集成工具箱。首批概念验证演示器件预计在三到五年内出现，更广泛的商业化预计在五到十年的 timeframe 内实现。

将下一代光互连推向市场

通过其光互连研究计划，imec 开发未来光收发器的关键构件，在商业部署数年前便预判市场需求。

Imec 的优势在于它是一个真正的一站式研发环境，汇聚了硅光子学、先进 CMOS、3D 集成、材料研究和系统级建模方面的专业技术。这种广度使研究人员能够比在量产制造环境中快得多地探索新概念，实现短开发周期，并可自由采用非常规（集成）方法。imec 的跨技术优化（XTCO）战略进一步增强了该计划的实力，该战略推动跨技术领域的微缩。

一个关键的加速因素是 imec 光互连研究团队与 imec 半导体制造支柱部门 IC-Link 之间的紧密合作。imec 的早期研究侧重于路径探索和原型制作，而 IC-Link 则通过优化工艺流程、提高可制造性、制定测试策略以及整合更广泛的供应链，帮助将这些技术推向更高的技术就绪度水平。通过 IC-Link，产业合作伙伴还可以借助 imec 的 200mm 和 300mm iSiPP 硅光子学平台来访问和评估这些技术，为从早期创新到产业部署提供了一条路径。

除 IC-Link 之外，imec 还通过各种合作模式与产业合作伙伴保持密切合作。这些模式涵盖指导性项目（imec 与其合作伙伴共同探索新兴技术）、有针对性的双边项目（由合作伙伴的具体需求驱动），一直到长期的核心伙伴合作关系。与此同时，imec 还与设备供应商密切合作，在先进设备和工艺能力投入商用之前就对其进行早期验证。

这些互动共同确保了 imec 的光互连研究始终立足于真实的系统需求，同时加速将先进技术转化为可上市解决方案。

Peter Ossieur 于 2000 年在比利时根特大学获得电气工程硕士学位，并于 2005 年在同一所大学获得电气工程博士学位。2005 年至 2009 年，他是根特大学的博士后研究员，之后加入 Tyndall 国家研究所，并成为高级研究员。他的研究方向包括电子集成电路设计和光传输系统。2017 年，他加入 imec-IDlab，这是 imec 设在根特大学的嵌入式研究组。如今，他是 imec 负责 XTCO Fabric 和光互连的总监，并在根特大学担任兼职教授。Peter Ossieur 是 ISSCC 有线（wireline）分委员会成员。