CPO 测试如何突破单颗芯片限制

要点：

• 光纤对准是光引擎测试的主要瓶颈，多点探针卡将显著缓解这一问题。
• 光连接器必须在优化光学性能的同时，具备足以承受装配和使用的机械强度。
• 在光学和电学两侧同时进行环回测试可以简化测试流程。

专家圆桌：行业正在从单点测试迈向多点测试，同时系统架构和连接器类型也在不断演进。Semiconductor Engineering 与以下嘉宾进行了座谈：Teradyne 光电测试高级产品经理 Matt Griffin、Advantest America 研究与风险投资副总裁 Ira Leventhal、ASE Group 旗下 ISE Labs 的研究员 Dave Armstrong，以及 Keysight Technologies 硅光子学研究员兼工程师 Kazuo Yamaguchi。以下是此次对话的摘录。点击这里查看第一部分。

图 1（从左至右）：Teradyne 的 Griffin；Keysight 的 Yamaguchi；ISE Labs 的 Armstrong；Advantest 的 Leventhal。

SE：目前确实一次只能测试一个裸片吗？

Armstrong：我希望随着时间推移有些测试环节会被取消，但目前新增的比删减的还多。这个问题很棘手。至于单裸片测试，这取决于裸片本身。如果你的主要 ASIC 是 8 kW 的 GPU，从测试机资源的角度看，芯片多个侧面周围有多个连接器，再加上测试机能供给和取出的功率，要超过一个裸片是相当有挑战的。但如果你看看 NPO 与 CPO 这条路线，NPO 通常是单连接器器件。要扩大到大批量生产，就必须实现多点测试。第二和第三个测试环节是多点测试的沃土。那些是更长、更复杂的测试环节。PIC 晶圆测试目前往往是单点测试。据我的经验，探针卡领域的一些能力让我们看到了提升的希望，尤其是来自 Technoprobe 的能力。

Griffin：我同意 Dave 的看法。目前大多数量产方案都是单点的，而谈到光引擎，主要瓶颈是光纤对准。许多公司正在开发多点方案，我希望它们能成功并腾飞，因为那只会帮助整个行业更快地爬坡。但在那之前我们还有一段路要走。

SE： 对于这些对准端口，能否在同一位点上反复测试？

Griffin：理想情况下，你几乎可以无限次反复测试，因为你根本不应该让光学探针或光纤阵列单元（FAU）接触到器件。在搭建新的测试方案时，有时确实会在最初的系统上撞坏 FAU。实际上，更大的问题是 FAU 上的污染，因此需要清洁。在连接器方面，对于模块级或带有插座的光引擎，光连接器的生命周期是我们需要投入更多精力的地方，因为器件侧连接器被设计为只插接一次，并且希望永不拔出。而每一代新连接器都会同时改变连接器方案和自动化方案。

Leventhal：从某种意义上说，这并不是什么新鲜事。例如，对于 BGA，如果对器件的插拔次数过多，就会开始担心损坏 BGA 上的焊球。这是类似的问题，行业将倾向于采用更稳固耐用的连接器设计。Matt 提出了一个非常重要的观点：测试侧的连接器需要是某种加固型连接器，在插拔 20 到 50 次后不会轻易磨损。它需要能承受数万次甚至 100,000 次插拔。所以你必须使用加固的金属，而这根加固金属又要接触器件上的插座，而插座并不是那种加固金属。如果不小心，你可能会比规格寿命更早损坏那个连接器。因此，随着行业演进到最终胜出的连接器设计，器件侧的稳固耐用性将是其中非常重要的组成部分。

SE：同时实现电气和光学连接有哪些挑战？

Armstrong：这只是时间问题。

Yamaguchi：除了 DC 和光学探测之外，同时进行电气和光学连接更难的部分是在射频（RF）下表征光电器件。调制器和光电探测器的性能最终要通过 S 参数来验证，因此需要同时进行光学和高频射频接触。探针卡只能容纳有限数量的射频线路，而且其带宽也有限，而如今器件的表征已经超过 200 GHz。在晶圆和裸片插拔环节，同时连接实际上是一个射频探针测试的挑战。

Leventhal：翘曲会在理想情况下解决问题之外带来额外的挑战。你需要能够进行多轴对准。而且 BGA 有数量惊人的引脚需要可靠接触，所以这个问题正变得越来越具有挑战性。除此之外，还要能够实现适当级别的对准，无论是从顶部还是从侧面进行。这非常具有挑战性。我同意 Dave 的看法，这在多种意义上都是时间问题。每次插拔都需要时间，尽管可以通过将某些操作集成在一起来尽量减少时间。此外，所有这些技术成熟到能够更容易地进行大规模测试，也需要时间。

Griffin：从根本上说，每次插拔时器件都有一个光学接口和一个电气接口，有时这些接口在器件的顶面，有时在底面，有时两者兼有。而当谈到模块级时，它们分布在封装的两到四个侧面上，横跨若干个光学引擎。所以如果你单看光学对准本身，它并不是那么大的挑战。但当你开始把它与我们看到的各种不同架构风格结合起来，并尝试设计一个可扩展的测试系统，能够为你的客户尽可能多地应对这些风格时，那才是真正出现有趣挑战的地方。

Armstrong：我还担任光子学 IPSR 测试路线图的主席，在最新报告中我们重点介绍了一种 AC 测试的测试方法。AC 测试，即误码率测试，将是最大的时间消耗之一。如果有良好的 DFT，我们就可以同时在光学侧和电气侧进行环回测试。从技术上讲，没有理由不能把这两项测试结合起来。但如今，大多数人的做法是：“好的，我在其中一侧做环回，在另一侧做某种形式的误码率测试”，这样一来测试 setup 就非常昂贵，实际测试时间翻倍。我们做的 DFT 和并发测试越多，从长远来看就越有利。

Griffin：自动化挑战依然存在，但我同意 Dave 的观点。大多数走向量产的客户都会具备某种环回能力——电学的、光学的，或两者的组合——但最终哪种方案胜出仍有待观察。

SE： 在生产测试中，哪些测量占主导——光功率、插入损耗，还是误码率？

Armstrong：就测试时间而言，似乎很多人非常关注插入损耗，只是因为它做得很频繁，但我认为它不应该排第一。眼图质量应该是第一位的，高质量的接收机灵敏度也应排在前列，然后是误码率。

Griffin：我同意。我要补充一点是针对光学引擎的波长扫描。根据客户要求的不同，这可能占用相当长的时间。

Yamaguchi：  我也同意，但我们需要注意将这类性能与“已知良好芯片”乃至“已知良好且可靠的芯片”进行关联。关键在于通过集成和使用寿命的存活概率，因为逃过组装前检测的缺陷主要是集成引起的效应，例如固定后的光纤/FAU 耦合损耗、相对于激光器可调谐性的谐振漂移、热效应和封装效应。归根结底，整体的发射机和接收机性能是由标准定义的，使用诸如 TDECQ（Transmitter and Dispersion Eye Closure Quaternary，发射机色散眼闭合四阶）和接收机灵敏度等指标。

Leventhal：展望未来，主要问题在于你的数据传输在两个方向上——电到光、光到电——是否都工作正常，以及当系统不工作时你将如何定位问题的根源。我们需要尽早收集关键信息，以确定导致数据传输问题的原因。