突破 AI 与 HPC SoC 的内存瓶颈：GAA 节点下的嵌入式存储 IP

Breaking The Memory Bottleneck In AI And HPC SoCs

AI 导读

嵌入式存储而非计算，正成为 AI 与 HPC SoC 的瓶颈，占芯片面积一半以上。Synopsys 白皮书分析了 GAA 器件与背面供电（BSPDN）如何改变嵌入式存储需求，并给出 Intel 18A 上 SRAM 和 Register File 测试芯片的实测结果：密度提升 5–10%，ISO-power 性能提升最高约 4%。

正文 · AI 翻译

为 RibbonFET 和 PowerVia 优化嵌入式存储器 IP。

popularity

在 AI 和 HPC SoC 中，成为瓶颈的不再是计算，而是嵌入式存储器——它占用超过一半的芯片总面积，同时制约带宽、延迟和能效。随着行业转向环绕栅极（GAA）器件和背面供电网络（BSPDN）技术，嵌入式存储器架构必须同步演进。

本白皮书探讨了这些变革如何重新定义嵌入式存储器的需求，以及 Synopsys 嵌入式存储器 IP 如何通过感知器件的架构、功耗优化设计和高度可配置的编译器来应对这些需求。文中还展示了在 Intel 18A 工艺节点上 SRAM 和寄存器堆测试芯片的硅验证结果，包括 5–10% 的密度提升和高达约 4% 的等功耗性能增益。

阅读本文，了解 RibbonFET 和 PowerVia 如何实现 PPA 改进并降低先进节点的集成风险。

你将了解：

为什么制约 AI 和 HPC SoC 性能的是嵌入式存储器而非计算
GAA 器件和 BSPDN 技术如何重塑先进节点的嵌入式存储器
嵌入式存储器 IP 对 PPA、供电和可配置性的关键要求
RibbonFET 和 PowerVia 如何带来可量化的 PPA 改进
硅验证的 SRAM 和寄存器堆在 Intel 18A 上的结果

欲了解更多，请点击此处。