Semiconductor Engineering 圆桌：CPO 测试面临连接器与激光源未定的动态变化难题

要点：

• 行业正在忙于开发不同的连接器设计和激光光源，而采用第一级 CPO 的大型数据中心正在建设中。
• 在缺乏可测性设计（design-for-test）的情况下，企业不得不对每个单独的波导、谐振器或光电二极管进行测试，这既低效又无法扩展。
• 光学元件对微小偏移的敏感度远高于电子元件，使得热效应和翘曲等问题尤为棘手。

专家圆桌：大规模的数据中心建设包含越来越多的近封装光学器件（NPO）和共封装光学器件（CPO），给测试设备制造商带来生产高产量制造工具的压力。Semiconductor Engineering 与 Teradyne 光电测试高级产品经理 Matt Griffin、Advantest America 研究与风投副总裁 Ira Leventhal、ASE Group 旗下 ISE Labs 的研究员 Dave Armstrong，以及 Keysight Technologies 硅光子学研究员兼工程师 Kazuo Yamaguchi 进行了座谈。

图 1：（从左至右）Teradyne 的 Griffin；Keysight 的 Yamaguchi；ISE Labs 的 Armstrong；Advantest 的 Leventhal。

SE：有人将光学器件的测试比作几十年前电子器件的测试。测试光子器件面临的最大挑战是什么？

Griffin：为支持共封装光学器件，我们正在对测试单元进行两项关键变革。一是晶圆级、光学引擎级或封装级的光学仪器本身。二是自动化。那么，我如何与被测器件（DUT）进行光学对接？这可能是晶圆上的光纤对准，也可能是封装或光学引擎级的连接器对准或插座对准。这是实现高产量所需要改变的地方。一些光子学工程师会说：‘这有什么大不了的？我已经测试光收发器 20 年了，设计光收发器也 20 年了。’区别在于迈向高产量制造的规模——你要在测试车间部署许多测试机。你需要支持高产量的软件、数据分析和测试编程能力，所以这并不像把机架式仪器搬进测试单元，或者像在特性表征实验室里那样设计自己的定制光学对准系统那么简单。真正的挑战就在于此。

Leventhal：这归结起来就是成熟度问题。如果把时钟拨回40年前，电子技术的每一代演进都会增加一些新能力。在我职业生涯初期，ATE严格来说只是数字测试。但随着集成度不断提高，我们把数字、模拟、混合信号、射频，乃至如今的毫米波整合到单个封装中。光子学是新技术的又一次演进。测试内容中光学部分的生态系统还不太成熟，需要它成熟起来，我们才能真正大规模地推动这项技术。例如，客户仍在确定要采用哪种连接技术、使用哪种激光源。很多方面仍在演进之中。我不认为这是一个根本性的不同挑战，只是信号是光学的而非电子的，因此电气工程师需要研究诸如偏振消光比之类的参数，需要下一层次的学习才能将其推进到大规模量产（HVM）。

Armstrong：Ira 说到了一个重点。我们做的很多事情让人回想起扫描测试出现之前的数字逻辑时代。那时，很多人试图把机架式或台式设备用于生产测试，往往笨重、繁琐又缓慢。后来我们有了可测试性设计（DFT）并集成到逻辑中。而光路方面我们还没有做 DFT。人们正尝试部署一些 PRBS（伪随机二进制序列）类的方法，这些方法在逻辑器件中已经存在了一段时间，但在很大程度上我们还没有 DFT，因此不得不逐个测试每个波导组件、环形结构、调制器等，既缓慢又费力。对于需要测什么以及如何测试，存在很多不同观点。我想说，最大的挑战之一正如 Matt 所暗示的，我们没有既懂电又懂光的混合型工程师。我们有两大阵营的人，他们很难学习彼此的核心能力，所以我们必须让人们在电学和光学上接受相似的教育、达成共识，并建立相似的标准。

Yamaguchi：光对准必须极其精确，这会拖慢测试速度。因此，使用光学探针卡会很理想，但很困难——不仅因为非接触式机械实现的问题，还因为需要光学校准才能实现可靠且可溯源的测量。借助 FAU 的多通道光学连接在单元之间和通道之间存在设计差异，导致通道性能的不确定性。例如，对波导通道 1 的测量结果与对通道 2 的相同测量结果不同。由间距以及 x、y 方向失配造成的微小偏移会引起光学对准偏差，其影响比电学探针上类似偏移的影响更大。

SE：光子学的加入会如何改变测试流程？

Armstrong：我们对各个测试插入点的看法非常相似。插入点一是 PIC（光子集成电路）测试。插入点二是晶圆级光引擎测试。插入点三是裸片级光引擎测试。插入点四是模块测试，插入点五是系统级测试。你还可以加上插入点 1.5，即晶圆级老化测试，对光学元件进行稳定性烘烤，这对激光器来说是必须的，以消除早期失效。PIC 测试如今无疑已被广泛采用，尽管一些在市场上经验最丰富的人士表示，未来可能不再需要它。光引擎测试则是必须的，也是投入精力最多的地方。因此，插入点二、三、四对超大规模云厂商（hyperscaler）来说似乎是必须的，这感觉像是他们多年来在异构集成上使用大型 ATE 进行高功率测试工作的延续。

Griffin：我在这个领域工作了大约十年，几乎每个插入点都曾在某个时刻感觉是最重要的，这取决于你在和哪个客户或市场的哪个部分交谈。我们的目标是提供覆盖所有插入点的测试解决方案，让客户能够随着对量产流程以及需要优化的环节有了更深入的了解，灵活地调整测试覆盖点。一个关键的插入点是在将光引擎连接到高性能计算器件之前，因为你不想把成本较低的光引擎与价值极高的 ASIC 封装在一起，从而导致整个封装的良率损失。到某个阶段，客户希望对整个 CPO 模块进行完整的功能级 mission-mode 测试，我们看到客户之间在用 ATE 还是 SLT 来做这件事上存在差异，或者两者都用。你必须对器件进行光学连接，可能需要 4 到 32 个连接器。我们看到中央裸片的测试功耗要求在 1 到 8 kW，每个光引擎为 10 到 30 W。因此，该器件的热管理对客户来说至关重要。

Yamaguchi：我们所测量的很多内容都已由行业标准定义，而这些标准目前正在与 CPO/NPO 制造测试的讨论同步制定中。我同意 Matt 的观点，即每个客户会根据自身的技术和制造经验来决定测试覆盖点在流程中的位置。但基本的测试参数和一致性指标与多年来用于光收发器的指标基本相同。CPO 和 NPO 带来的变化在于由哪个插入点来执行这些测试，以及在流程中多早执行。

Leventhal：重要的是要区分哪些测试是因为生态系统还不够成熟而目前正在进行的，哪些测试对于理解技术是否按预期工作至关重要。随着光电系统和封装的成熟，我们会看到一些步骤随着时间推移而消失，因为工艺正在逐步调优。Matt 谈到了功耗，其规模巨大且还在不断增长。但还有大规模封装的翘曲问题。如果你带着连接机构前来，而部件已经翘曲，连接器就不会在你预期的位置，你可能会把连接器剪断。这就是会逐步被调优解决的一个例子。但由于制造和测试方面尚未优化，你将面临更多老化测试的插入环节。随着一些测试被取消，它们可能会被其他获取关键信息的方式所取代，比如 DFT，这对实现成熟至关重要。没有它，我们就无法达到成熟。

SE：是否已经出现了某些领先的连接器设计？

Griffin：这可能更多是封装设计师的问题。我认为在未来一到两年内，会有少数客户走向量产，并推动特定的连接器设计。这将让我们更好地了解哪些设计会在市场上传播开来。

Leventhal：作为测试系统提供商，我们必须适配客户最终使用的任何方案。但我们确实看到连接器设计类型存在很大差异，各有优缺点。某些连接器公司更注重连接的可重复性和可靠性。其他客户则更注重获得最佳光学性能。另一个考虑因素是连接器在可与哪些 FAU 配合使用方面的灵活性，因为有人预测 FAU 公司将无法跟上行业的产能需求，人们将需要第二供应商。如果那个第二供应商的 FAU 使用不同的连接器类型，事情就会变得非常麻烦。

Armstrong：这毫无疑问是一个不断变化的目标问题。为了跟上行业的发展方向，我现在看到人们开始询问双排光纤 FAU。我们看到客户谈论在单个 FAU 中实现数百根光纤。在我们还没解决上一个挑战之前它就已经在加速发展，这有点令人担忧。此外，如果谈论的是生产环境中的测试，我还应该谈谈清洁问题。每次对装置进行清洁都会产生一定量的灰尘，而灰尘是光学测试的大敌。找到一种以自动化方式有效清洁光纤连接器 FAU 的方法至关重要。