HUST、港理工、UCSB、NUS 联合研究降低接触电阻，推动 2D 晶体管走向先进 CMOS
Reducing Contact Resistance Pushes 2D Transistors Toward Advanced CMOS (HUST, PolyU, UCSB, NUS)
HUST、香港理工大学、UCSB 与新加坡国立大学研究者在 Nature Communications 发表论文，通过氧 p 型掺杂制备出高性能弹道输运 WSe2 单层 p 型晶体管。该方案解决了掺杂不足和金属沉积导致的 MIGS 引起的高接触电阻问题，提升了 p 型导通电流，目标是让 2D 半导体在 sub-1nm 技术节点上超越硅、用于 CMOS 电路。
华中科技大学、香港理工大学、加州大学圣巴巴拉分校和新加坡国立大学的研究人员发表了一篇题为《基于氧掺杂 WSe2 单分子层的弹道 p 型晶体管的低接触电阻与高电流密度》的技术论文。
摘要节选：
“开发高性能 p 型单分子层晶体管对于在亚 1 纳米技术节点的互补金属氧化物半导体（CMOS）电路中，将二维（2D）半导体拓展至硅之外至关重要。然而，掺杂不足以及金属沉积过程中产生的金属诱导带隙态（MIGS）会导致高接触电阻，极大限制了 p 型导通电流。在此，我们通过氧 p 型掺杂展示了高性能弹道 p 型单分子层二硒化钨（WSe2) 晶体管。”
在此查找该技术论文。2026 年 10 月。
Sun, L., Gao, T., Xu, L. et al. Low contact resistance and high current density in ballistic p-type transistors based on oxygen-doped WSe2 monolayers. Nat Commun (2026). https://doi.org/10.1038/s41467-026-78157-w
本文《降低接触电阻推动 2D 晶体管迈向先进 CMOS（华中科技大学、香港理工大学、UCSB、新加坡国立大学）》首发于 Semiconductor Engineering。
来源：Semiconductor Engineering 芯片与封装 · semiengineering.com