超越芯片：AI 如何重塑半导体设计与制造

当 AI 正在改变几乎所有行业之际，它最重大的影响之一却发生在幕后——在那些负责制造芯片的半导体工厂里，而这些芯片正为当今的 AI 革命提供动力。

在近日举行的全球半导体联盟（GSA）欧洲高管论坛上的一场演讲中，我谈到了围绕 AI 规模化的讨论正在如何演变。多年来，半导体行业主要专注于晶体管微缩。然而如今，AI 设计者面临的最大挑战已远超晶体管本身。供电、互连、先进封装和供应链韧性正成为 AI 规模化的主要制约因素。

在 Intel 代工，我们从两条战线应对这些挑战。第一，我们正在开发先进的制程和封装技术，帮助客户构建能力日益强大的 AI 系统。第二，我们在整个技术开发和制造运营中使用 AI 和机器学习（ML），以提升质量、加快良率学习，并帮助客户更快地将产品推向市场。

塑造半导体设计未来的三大力量

三大 AI 趋势正在塑造现代芯片必须交付的能力：

智能体 AI（Agentic AI）带来了多步推理工作负载，其可预测性远低于传统计算。自主智能体对供电和高性能互连提出了新的要求，使高效规模化变得越来越重要。

物理 AI（Physical AI）将智能带到边缘设备和现实世界系统中。可扩展的 AI 驱动的自动化与建模对于经济高效、高良率的制造至关重要。代工行业日益将智能体 AI 和物理 AI 视为重要的长期增长驱动力。

主权 AI（Sovereign AI）倡议正在推升对安全、韧性且地理分布多元的制造与供应链的需求，以同时满足业务连续性和国家安全需要。凭借 Intel 代工在北美、欧洲和亚洲维持的生产能力，客户在决定产品制造地点方面获得了灵活性，同时提升了供应链的韧性与安全性。

多维规模化：新的前进之路

十年前，半导体行业主要专注于片上系统（SoC）模式，即由单一芯片集成尽可能多的功能。如今，创新已转向芯片系统（system of chips），采用 chiplet（小芯片）架构，将多个专用裸片、内存堆栈和加速器组合成一个解决方案。这种方式提供了更强的模块化、可扩展性和更快的创新周期，同时实现了先进 AI 工作负载所需的性能。

与此同时，规模化不再仅仅是缩小晶体管的问题。行业正日益专注于在整个系统中优化性能，从计算和内存到封装和互连。诸如全环绕栅极（GAA）晶体管等先进制程技术，包括采用 RibbonFET GAA 技术的 Intel 18A，提供了更佳的静电控制能力，并支持超越传统 FinFET 架构的规模化。

供电架构也被重新构想。Intel 18A 采用 PowerVia，这是我们背面供电技术，通过晶圆背面传输电力，而不是与信号布线共享正面互连层。通过分离供电和信号路径，PowerVia 降低了电阻、电压降和供电噪声。结合高密度金属-绝缘体-金属 (MIM) 电容器，该架构提升了电源完整性。PowerVia 带来高达 10% 的单元利用率提升¹ 和 4% 的等功耗性能改进。² 与晶体管层的连接通过创新性的纳米硅通孔 (TSV) 实现，其尺寸约比传统 TSV 小 500 倍。

虽然背面供电增加了制造复杂性，但 Intel Foundry 通过在正面保持 32 nm 下层金属间距、从而能够采用直接光刻而非更昂贵的多重光刻方法，优化了整体成本结构。这种平衡的架构使 Intel 18A 和 Intel 18A-P 能够为 AI 时代的负载提供更高的每瓦性能和更高效的供电，同时保持成本竞争力。采用 PowerVia 的 Intel 18A 相比 Intel 3 可提供约 18% 的每瓦性能提升。³ Intel 18A-P 目前处于风险试产阶段，预计相比 Intel 18A 还能带来额外的 9% 每瓦性能提升⁴（详情参见 Intel 18A 系列技术简报）。

随着系统日益模块化，芯片之间必须高效通信。这正是 Universal Chiplet Interconnect Express (UCIe) 发挥关键作用之处。UCIe 为芯粒之间的高带宽、低延迟通信提供标准化互连，简化了集成，并支持构建更具可扩展性的异构系统。

先进封装是连接所有这些技术的黏合剂。一个完整的 AI 封装可能组合 I/O 裸片、先进逻辑硅、HBM、2.5D 集成和 3D 集成。Intel Foundry 通过包括 Embedded Multi-die Interconnect Bridge-T (EMIB-T)、Foveros 和 Foveros Direct 在内的技术支持这些设计。

EMIB-T 将电力传输能力直接集成到桥接结构中，有助于提高供电效率并减少多裸片 AI 系统中的感性电压跌落。它还可以通过在许多应用中省去完整的硅中介层，降低封装材料需求。

Foveros Direct 使用混合键合实现 3D 集成，让设计人员能够将前沿计算裸片堆叠在优化过的基座裸片上。这种方法通过将每项功能放置在最适合其需求的工艺技术上，帮助客户平衡性能、能效和总拥有成本 (TCO)。

在半导体制造全生命周期中使用 AI

AI 在给芯片设计人员带来新挑战的同时，也在帮助解决与先进半导体制造相关的诸多挑战。

在 Intel Foundry，AI 和机器学习已深度融入我们的制造工作流程，切实支持我们开发和制造先进工艺技术（见图 1）。AI 创造价值的一个领域是设计工艺协同优化 (DTCO)。先进工艺节点涉及巨大的设计空间，需要在功耗、性能和面积 (PPA) 之间进行无数权衡。AI 帮助工程师更高效地探索这些可能性，并找出最优解决方案。

图 1：Intel Foundry 在制造流程各环节部署 AI 和 ML 的工作。

AI 的作用不仅限于产品设计，还延伸到制造生命周期的每个阶段，改变我们识别和纠正制造问题的方式。我们的工厂每周收集近十亿张图像，生成数 PB 的制造数据。ML 系统分析这些图像以检测缺陷、对失效模式进行分类、识别良率风险并改进设计规则。这使得面向 Intel 18A 的设计人员能够在设计流程的更早阶段识别并解决潜在的版图问题，在设计进入量产之前降低风险。

除了缺陷检测之外，我们还使用包括神经网络和集成决策树在内的 ML 技术来隔离根本原因并加速缺陷解决。其结果是随着新技术爬坡量产，学习周期更快，良率提升更可预测。

我们还使用数字孪生技术和预测性维护系统持续监控制造设备。通过在潜在设备问题影响生产之前识别它们，这些系统有助于保持半导体制造全天候运转所需的高水平正常运行时间。

将制造创新转化为客户价值

在 AI 系统设计中，成功取决于优化整个平台，而不是简单地选择最先进的晶体管技术。通过在整个制造生命周期中使用 AI，Intel Foundry 正在帮助客户更快、更高效地将下一代 AI 系统推向市场。

尾注

基于 Intel 截至 2024 年 2 月对 Intel 18A 与 Intel 3 的内部分析。结果可能有所不同。
性能结果基于配置中所示日期的测试，可能无法反映所有公开可用的更新。
“面向先进高性能计算、采用 RibbonFET（GAA）和 PowerVia 的 Intel 18A 平台技术”，IEEE/JSAP VLSI 技术与电路研讨会，2025 年 6 月。
“面向高性能计算、采用先进 RibbonFET（GAA）晶体管和 PowerVia 的 Intel 18A-P CMOS 技术增强”，IEEE/JSAP VLSI 技术与电路研讨会，2026 年 6 月。