SEMICON West 2026：芯片扩展正从晶体管走向系统级整合

要点总结：

• 半导体行业提前数年达成了 1 万亿美元的规模，但如今要保持与需求同步，不仅取决于晶体管微缩，同样取决于系统集成。
• 封装、光子学、电源和测试正在融合为一个整体优化问题，这意味着改善其中任何一项，都可能把瓶颈转移到别处。
• AI 正从行业所服务的工作负载转变为行业所使用的工具，而悬而未决的问题是：它将被赋予多大的工程与制造决策权。

2023 年 SEMICON West 在旧金山举行时，半导体行业正预测到 2030 年实现年营收 1 万亿美元的路径。三年后，行业已经大幅超越了这一数字。SEMICON West 2026 重返旧金山，展厅门票售罄，参会者超过 3 万人，而行业面临的是一个不同的问题：它如何跟上自己曾为之奋斗的增长速度？

SEMI 自己的预测显示了这条曲线的陡峭程度。SEMI 总裁兼 CEO Ajit Manocha 在开幕主题演讲中预测，到 2030 年市场规模将超过 2 万亿美元，到 2035 年有望达到 3 万亿美元。在 SEMI 市场研讨会上，该协会预计今年 300mm 晶圆厂设备支出为 1490 亿美元，到 2029 年将升至 2270 亿美元，仅 2026 年就有 20 座新的 300mm 晶圆厂或生产线开工建设。

AI 基础设施推动了其中大部分增长，但电气化、自动驾驶汽车、机器人和工业自动化也在增加半导体含量。当前这轮扩张的不同寻常之处，在于这些芯片将支撑的系统日益复杂，而不是对芯片几乎永无止境的需求本身。

“我们已经开始讨论如何重新设计工程设计本身，因为你需要在多个交叉点上协同设计与优化，”Synopsys 总裁兼 CEO Sassine Ghazi 表示，“这涉及物理层、材料、工艺技术、架构、设计，以及软件和模型本身，因为模型本身定义了工作负载，那么你如何沿着这个堆栈进行优化？”

在展会现场的各类演讲、小组讨论和交流中，几个议题不断汇聚到这个问题上。先进封装正在成为系统架构的一部分。光子学正在向计算靠拢，同时也带来了新的制造和测试挑战。测试、检测和量测必须跟上更复杂的组装结构和制造历史。而 AI 正从行业所构建的东西，转变为行业用来设计和制造的工具。这些技术都不算新，但每一项都越来越难以独立优化，而这或许最清楚地预示着未来几年行业将投入的方向。

微缩成为系统级挑战
这一转变在从晶体管微缩、HBM 到先进封装、光互连和散热的各种对话中都显而易见——改善其中任何一项都可能把瓶颈推向别处。更多算力会加大对内存带宽和供电的压力。把内存移得更近会减少数据搬运，但会使热量集中。将大芯片拆分（disaggregation）可以提高良率并让不同功能采用不同的工艺节点，但会制造出更多必须连接、供电、散热和测试的接口。

“封装不再仅仅是半导体创新结束的地方，”Intel Foundry 半导体研发副总裁 Lalitha Immaneni 说，“它日益成为系统创新开始的地方。”

这使得内存、数据传输、供电和热管理成为架构的一部分，而非事后才考虑的下游问题。

“挑战不在于协同优化某一个组件，”Immaneni 说。“而在于在整个系统中，从端到端，在硅芯片、封装和平台之间进行协同优化。”

Marvell 高级封装副总裁 Nitin Deshpande 在 imec 展前 ITF USA 项目上表达了类似观点。“封装正真正成为一个系统，计算、内存、互连、供电、散热——所有这些都在其中汇聚。”

让这些部件协同工作只是挑战的一部分。更大、更异构的封装还必须成为良率、可靠性和成本都可接受的大批量产品。

“我们可以有非常酷的概念，但如果我们无法将它们扩展到大批量生产，如果我们无法拥有高良率、可靠的工艺以及能够按时提供零部件的供应链，我们所做的一切都无法转化为业务，”Deshpande 说。

imec 首席执行官 Patrick Vandenameele 指出，AI 基础设施可以通过增加加速器和机架持续扩展，但增加硬件并不是传统半导体意义上的规模化（scaling）。“这些数据中心是真正的工程奇迹，”他说。“但与此同时，这并不是我们半导体人所说的规模化。它看起来更像是乘法。”

这一区别有助于解释为什么 SEMICON West 上如此多不同的主题最终都指向同一个地方。该行业并没有放弃晶体管微缩。它是在其之上增加了一个新的层级，在这一层级上，性能取决于将不同技术有效地组合成一个功能性系统的能力。

图 2：重新定义系统。来源：SEMI

AI 从助手走向操作者
在 SEMICON West 上，AI 几乎无处不在，但相关的讨论正在发生变化。机器学习多年来一直是设计、工艺控制和缺陷分类的一部分，生成式 AI 则为复杂工具和数据增加了自然语言访问能力。智能体 AI 走得更远，它允许工程师将一个目标交给智能体，让它调用其他工具、模型或智能体来实现该目标。

“我们从助手式副驾驶（copilot）起步，发展到生成式能力，再到如今我们所描述的长时程自主智能体——你不再是给出提示词，而是给出一个结果，”Synopsys 的 Ghazi 说。

当看到工程师们被要求优化的空间之大时，智能体 AI 的吸引力就变得更加清晰了。“我们所优化的空间已经爆炸式增长，”Lam Research Semiverse Solutions 首席 AI 官兼公司副总裁 David Fried 说，“我们现在已经到了参数集难以处理的地步。”

例如，当前一台 Lam 刻蚀机的潜在配方空间可达到 10²³ 量级的可能性，这远远超出了任何工程师能够手动探索的范围。“这正是 AI 大显身手的地方，”Fried 说。“它能够穿越巨大的多参数维度空间，在更大的参数空间和更大的规格空间之间处理大量相互交织的敏感性。”

对 AI 发现的结果采取行动，才是讨论变得更复杂的所在。标记一个异常的进程特征与允许 AI 系统修改配方是两回事，预测设备性能退化与叫停生产也是两回事。Ghazi 表示，Synopsys 已经有一些项目，让自主智能体能够将客户规格推进到经过验证的 RTL。这类工作传统上需要多名工程师和数月时间。定义架构以及在制造前签署确认仍需要人类的判断，但这条边界正在移动。

在制造方面，这引出了未来一年可能变得更加突出的问题。智能体可以在未经批准的情况下做出哪些决策？它的约束有多少来自基于物理的模型而非统计推断？在自主决策影响生产之前，需要什么样的证据？

从 SEMICON West 传出的问题并不是 AI 是否会被用于设计和制造半导体。这已经在发生。新的问题是，工程师们准备赋予它多大的权限。

图 3：接下来会发生什么，是一个令许多人非常感兴趣的、不断演进的话题。来源：SEMI

封装必须变得可制造
先进封装几乎无处不在，但重点已经超越了证明异构集成可行。更难的问题是可重复、经济、大批量地完成这一工作，同时保护在组装过程中累积的价值。这正在改变“已知合格”的含义。

已知合格裸片（known-good die）多年来一直是一个目标，因为把坏裸片贴装到好的封装上会浪费周围的一切。随着基板、桥接器和中间组装件变得越来越复杂和昂贵，同样的逻辑正在向外扩展。

“尽管桥接器只是一个只有金属线路的无源元件，我们仍然对它进行分选，”Intel Foundry 基板与先进封装路径探索总监、Intel Fellow Ravi Mahajan 说。“我们要确保进入封装的是已知合格的桥接器，而产出的应该是已知合格的封装。”

Mahajan 谨慎地将“已知合格”视为一种追求而非绝对标准。

“你把一块已知合格的基板带入组装流程，而‘已知合格’这个词必须被正确理解，”Mahajan 说。“它并不总是已知合格的，但你要尽可能多地了解它。为此，你需要加入合适的测试特性，以获得尽可能高的覆盖率。”

ASE 正以大致相同的方式处理这个问题。在某些扇出型工艺流程中，互连结构可以在贴装任何有源硅片之前进行完整测试。

“已知合格的方法论正是我们努力追求的目标，”ASE 执行副总裁 Yin Chang 说。“我们所做的一切，每一层，我们都有能力在装上最昂贵的部件之前确认它是好的。”

某些硅片与 HBM 的组合价值可高达 3 万美元，ASE 大量使用 AOI 和 X 射线检测，并借助 AI 来区分组装件中可能多达 50 万个焊点之间的细微差异。

“我们行业的目标是尽可能地在整个流程中消除未知因素，”Chang 说。“如今成本已经太高了，我们再也不能报废任何东西。”

组装使这一目标变得更加复杂。键合会产生在单个元件检测时并不存在的界面，而热量、压力和材料间的相互作用会改变组装体的状态，因此某些缺陷要到后续工艺步骤完成后才能被发现。目标逐渐转变为如何随着价值的增加来降低不确定性，抽样计算的焦点也从维持良率需要多少检测，转向制造商能够将多少不确定性带入下一步骤。

测试紧随系统而行
同样的压力正在重塑测试，尤其是当光子学进入封装领域之时。数字化制造测试会将响应与预期结果进行比较，但光学器件可能产生一系列可接受的响应，而这些响应仍需与可能的缺陷相关联。共封装光学还带来了物理层面的问题。

Amkor 制造测试技术专家高级总监 Vineet Pancholi 表示：“我们的客户对 OSAT 的要求是能够在顶面进行光学测试、在底面进行电气测试，并期望提高效率。即使 ASP 那么高，他们仍然希望制造测试的效率能大幅提升。”

Pancholi 说：“机械结构不同了。封装的物理尺寸 x、y、z、封装重量、封装密度——全都在变。一切都在变。”当被问及这些变化是增加了测试单元时间、插入次数，还是两者兼有时，他补充道：“它正在影响所有这些方面。”

要弄清问题出在哪里，也越来越依赖于保留早期工艺步骤的信息。

Microtronic CEO Reiner Fenske 表示：“即使你不知道具体是哪一层，你也知道它在流程中不在哪个位置。这一点非常重要。”

Microtronic 在一定程度上将检测视为一种历史记录，保留晶圆图像，以便在后续出现缺陷时跨工艺步骤进行比较。随着层数增加，早期缺陷变得难以或无法看到，这种做法的价值也日益凸显。

Fenske 说：“我们收集的信息非常宝贵，以至于吞吐量是次要问题，而保留历史记录才是关键。这样六个月后，你仍然可以确切地调取当时发生了什么。”

判断某个东西是否合格，越来越需要上下文。晶圆测试结果、检测数据、组装历史和先前的插入记录可以被前馈以调整后续测试，或被反馈以识别工艺漂移。与此同时，跟踪一颗裸片从其原始晶圆坐标出发，经过重构晶圆、面板和多裸片组件的全过程，使得可追溯性变得更加困难。

测试正逐渐不再是最终的通过/失败关卡，而是一条持续的证据链，这也使它进入了 AI 的讨论范畴。AI 可以在这段历史中寻找模式，但前提是数据能够与正确的器件、工艺步骤和物理上下文关联起来。

光子学面临制造挑战
光子学的动机已广为人知。随着带宽和距离的提升，电气互连在功耗和信号完整性方面日益吃力，推动光学技术从可插拔模块走向近封装和共封装设计。然而，光学越接近计算，问题就越向半导体制造领域转移。

“要实现精准键合，不仅需要在全部六个自由度上实现控制，”Intel Foundry 高级技术专家 Huan Ma 表示。“还需要以半导体制造规模实现产能，并配备自动化和标准化的物料搬运。”

同样的要求也延伸到材料上——材料必须在组装、回流和可靠性应力过程中保持对准——以及计量学上。

“对于计量和检测，我们如何测量那些真正能预测光学良率的变量？”Ma 说。“我们需要测量几何形状、角度、光学特征的位置，以及真正影响插入损耗和耦合效率的因素。仅仅光学器件能工作，共封装光学（Co-Packaged Optics）是无法规模化的。只有当我们通过先进封装将光学技术工业化时，它才能规模化。”

同样的问题也在展会现场反复出现。EV Group 指出了晶圆对芯片集成中测量数百个裸片上多个对准点所带来的计量和产能负担。Lam Research 讨论了波导制造、新型调制器材料和光纤耦合。Advantest 则表示大批量测试仍是剩余瓶颈之一，电光探针和光学连接器带来了电气测试中不存在的额外要求。

组装也让“已知良品”问题变得更加复杂，因为对准、键合、热处理和光纤连接可能会改变一条在集成前符合规格的光路。

“进门的时候，你对 PIC 和 EIC 上什么是已知良品是有了解的，”Intel 的 Mahajan 说。“最大的问题是如何确保对准？光子学中的这些工艺是不可恢复、不可返工的，所以我们花了很多时间来找出组装中限制良率的因素。”

Mahajan 并不认为存在内在障碍，他指出光纤连接在不到十年前曾被认为是一个特别困难的步骤，但通过反复的工艺学习已经得到了大幅改善。

“我想不出这些工艺中存在任何内在的拦路虎，”他说。“现在只是如何把它做对的实践问题。”

围绕共封装光学的疑问正变得不再关乎这项技术能否实现，而是关乎它能够多快实现对准、检测、测试，并以半导体级别的产量进行制造。

工程边界正在模糊
在 SEMICON West 上引人注目的是，一个领域的讨论频繁地跨越到另一个领域。封装决策变成了散热决策。内存布局变成了供电决策。光子学变成了封装和测试问题，检测变成了数据问题，而制造数据变成了 AI 问题。旧的工程边界在组织架构上依然存在，但它们越来越无法描述实际的物理系统。

Intel 的 Immaneni 在主题演讲中描述了应对之道：超越设计-技术协同优化，迈向系统-技术协同优化，将硅、封装和平台作为一个整体来考虑。

“一项出色的技术可以是一个好的选择，但如果我无法反复、快速、高质量地制造它，那它就不是一项面向客户的技术，”她说。

数字孪生也符合这一转变，但其价值取决于能否将电气、热、机械和制造模型紧密连接起来，使某一领域的决策能够对照其他领域的后果进行评估。在与 Semiconductor Engineering 主编 Ed Sperling 的讨论中，Synopsys 的 Ghazi 还把工作负载加入了这一清单，因为模型行为会驱动底层硬件的功耗和热状态。随着 AI 扩展到机器人、车辆和其他物理系统，传感器、安全要求和实时约束进一步加剧了这一难题。

结语：距离菲尼克斯还有五个月
SEMICON West 将没有一整年的时间来观察这些对话如何发展。这是该展会计划在旧金山举办的最后一届。SEMI 已与菲尼克斯签署了为期三年的协议，下一届展会将于 2027 年 3 月 30 日至 4 月 1 日移师菲尼克斯会议中心，开启新的春季档期。距离下一次展会还有大约五个月，届时一些有用的标志应该已经可以显现。

图 4：展会现场。来源：SEMI

Agentic AI 将根据企业愿意让智能体做出哪些工程和制造决策、以及施加哪些约束来接受评判。异构集成将对检测、量测和测试施加更大压力，以便在更多价值投入组装之前建立信心。共封装光学（CPO）必须从演示走向可重复的制造。与此同时，高数值孔径 EUV 正走向量产，供电正深入封装内部，材料供应商则被要求理解那些不属于传统规格的界面与工艺相互作用。

三年前，SEMICON West 还在讨论该行业如何到 2030 年达到 1 万亿美元。如今这一里程碑已提前数年达成，话题也随之改变。挑战不再仅仅是提高密度或制造更多芯片，而是要足够快、足够可靠、足够经济地构建日益复杂的半导体系统，以跟上步伐。

相关文章
CPO 测试面临移动靶问题
随着共封装光学走向主流，测试供应商正在适应不断变化的连接器架构和极端的对准公差。

让片上光子学具备可制造性
AI 系统正把光学器件拉近逻辑芯片，但可扩展的制造需要前端工艺、封装、热管理、材料和测试协同演进。

芯片制造中的 Agentic AI
当把人类从回路中移除时会发生什么。