AI 时代硅光子工艺控制的挑战如何破解

互联检测、计量与软件如何帮助制造商推动硅光子（SiPh）和共封装光学（CPO）走向大规模量产。

更高带宽。更低延迟。更少功耗和更少发热。

这是制造商在 AI 推动电气互连逼近极限时所面临的三大挑战。硅光子学（SiPh）和共封装光学（CPO）提供了一条前进路径：用光传输数据，而非仅依赖电信号。但在量产规模上实现这些收益又带来了另一个挑战：在光学结构、材料和集成工艺中保持精准的工艺控制——这些最终决定了器件性能与良率。

与此同时，随着半导体架构不断缩放，传统铜互连面临日益严峻的电阻、电迁移和功耗挑战（图 1）。对制造商而言，向硅光子学的转变使光学结构和材料的精准控制变得更加重要。

图 1：在 AI 时代，互连（片内、裸片间及板间）成为瓶颈。来源：Onto Innovation

传统半导体制造与硅光子学之间的一个根本区别在于：制造商需要控制的对象不同。

光子器件的良率和性能取决于关键尺寸以及对几何形状、薄膜和缺陷的严格控制。光学性能对相对较小的工艺波动可能非常敏感，并会影响器件性能和良率。

这使得以下几个领域尤为重要：

• 光纤连接（V 形槽）几何结构，它会影响光纤放置、对准和耦合效率。
• 波导几何结构和包层，其中高度、宽度、侧壁粗糙度和锥形、折射率以及包层厚度会影响光限制和传播，波导端面本身的缺陷也是如此。
• 微透镜，其缺陷、形状、位置和材料不均匀性可能降低传输质量、光束整形和耦合效果。

• 激光器件，需要控制其几何结构、薄膜和缺陷率。

• 芯片贴装、芯片级弯曲/翘曲、微凸点、硅通孔（TSV）及相关集成结构，其几何形状和缺陷可能影响光学和电气性能。

最终形成一个贯穿多个检测与计量步骤的工艺控制挑战。制造商需要在整个制造与集成过程中洞察影响光学性能的各种变量。

点击此处阅读更多。