Ayar Labs 与 GUC 通过热协同仿真验证 CPO 可在 3kW 封装内可靠运行
Thermal Co-Simulation Testing Of Co-Packaged Optics
Ayar Labs 与 GUC 联合对集成 8 个 TeraPHY 光引擎、2 个 XPU 和 8 个 HBM4 模块的 CoWoS-L 封装进行热协同仿真,该封装功率超 3kW,提供超过 100 Tbps 全双工光接口。
作者:Vladimir Stojanovic 和 Igor Elkanovich
CPO 革命已近在眼前。但改造数据中心互连需要克服架构、供电、机械设计和散热管理方面的新挑战。其中,散热管理已成为在超大规模 AI 环境中成功部署 共封装光学(CPO)的关键领域之一。
热不稳定性一直是 CPO 技术的一大顾虑。Ayar Labs 与创意电子(Global Unichip Corp.,GUC)联合对先进封装设计进行了热协同仿真,确定了封装及后续芯粒的热底图,包括风冷和液冷环境。
由于基于微环的 CPO 的热稳定性问题已引起关注,我们希望直面这个问题。我们的协同仿真数据表明,CPO 可以在先进多芯片封装的热包络范围内可靠运行。我们分享这些结果,是为了让超大规模云厂商有信心大规模推进 CPO 部署。
新颖设计实现超过 100 Tbps 的速度
首先来看新的 多芯片封装(MCP)设计,它将 Ayar Labs 的 TeraPHY 光引擎集成到 GUC 的先进封装和 ASIC 工作流程中。新的 XPU MCP 设计用 Ayar Labs 的光引擎取代传统电互连,这些光引擎直接安装在 MCP 有机基板上。这种架构使 XPU 封装能够提供超过 100 Tbps 的全双工光接口,比当前的 XPU 提升了一个数量级以上。
UCIe-S 通过 MCP 基板在光引擎与 I/O 芯粒之间提供带宽。而 UCIe-A 则通过本地硅互连(LSI)桥用于 I/O 芯粒与主 AI 裸片之间的通信。
这一设计的规模带来了我们必须应对的散热挑战。整个封装尺寸为 105mm x 140mm,包含:
- 2 个 XPU(每个 25.69mm x 32.40mm)
- 8 个 HBM4 内存模块
- 4 个 I/O 芯粒
- 8 个 TeraPHY 光引擎(每个 12.5mm x 13.0mm)
单封装 +3 kW 的功耗包络凸显了散热管理的重要性,以及光引擎需要与高功耗 AI 处理器一起可靠运行的需求。这种复杂的多芯片架构需要精密的封装。该设计采用 9-2-9 层基板结构来应对复杂的布线需求。
该设计还解决了与大规模封装相关的信号和电源完整性挑战。我们在 XPU MCP 层面进行热优化,同时加强件设计兼顾了光引擎的需求,并支持满足机械应力和翘曲要求的可拆卸光纤连接。
什么是热协同仿真,它为什么重要?
热协同仿真是对芯片上电气行为与热流的联合仿真。它让设计人员能够在真实工作条件下预测集成电路(IC)和封装中的温度、热点和可靠性问题。这些数据确保整个系统在要求的温度规格内运行。这对成功部署至关重要。
在 GUC 的热完整性设计流程中,我们考虑每颗芯片的功耗图,并进行热串扰与动态热协同仿真,以确保 MCP 从早期阶段到签核阶段的热完整性。这使我们能够识别局部热点以及热串扰对光引擎的影响。
热协同仿真对 GUC 的先进 ASIC 工作流程至关重要。在我们的联合分析中,MCP 包含多个芯粒,以分析相邻芯粒裸片之间的热串扰。整个中介层复合体产生的任何热量都可能影响光引擎的性能。
热建模是优化光引擎性能所必需的。这项联合技术工作刻意探测热点和热串扰,以在真实的客户封装形态中评估 CPO 的整体热稳定性。我们并没有回避棘手的问题,而是将仿真设计为对系统施加压力并暴露任何潜在隐患。
这些发现对于评估先进封装设计以及与生态系统合作伙伴协作,在最严苛的热设计功耗水平下为 AI 服务器和交换机应用设计最优散热方案而言,价值无可估量。这项测试正是为了实现这一点。
热协同仿真 测试
我们进行了三项仿真:一项是确定每个芯片组件热阻目标的分析,另有两项是对两种不同散热方案的测试。一种方案满足规格,另一种则不满足。
3D VC 散热器测试
我们测试了标准空气翅片散热器,在 25ºC 下气流速度分别为 5 m/s 和 6 m/s。

图 1:使用散热器的 GUC + Ayar Labs CoWoS-L CPO 仿真。
这并未满足规格,因为除 I/O 裸片外,所有组件的温度都显著超出了规格。
热阻分析
我们分析了最大结温度与热阻的关系曲线,以确定采用局部硅互连基板上晶圆上芯片(CoWoS-L)先进封装和光引擎时,满足温度规格所需的合适热阻。

图 2:GUC + Ayar Labs CoWoS-L CPO 热阻(Rsa)分析。
当 RSA-ASIC ≤ 0.008 K/W 且 RSA-OE ≤ 0.15 K/W 时,系统级散热方案成功满足规格。冷板设计实现了这些目标,ASIC 冷板的压降为 11.2 kPa,光引擎冷板的压降为 18.8 kPa。这在保持热性能的同时确保了冷却液的高效流动。
冷板测试
最后,我们以 4.5 LPM 测试了冲击式冷板散热方案。

图 3:使用冷板的 GUC + Ayar Labs CoWoS-L CPO 仿真。
该方案满足规格。所有组件均低于温度规格。
冷板细节
我们为该应用选择了冲击式冷板,因为它比传统的平行流道设计能够实现更高的热流密度移除能力。该设计采用优化的翅片尺寸(厚度:0.15mm,高度:ASIC 为 2.4mm,光引擎为 3.0mm),并结合热界面材料(K=5.2 W/mK),以达到所需的热性能。
这种方法有效地散发了来自多个高功耗芯粒的集中热量,同时使光引擎保持在运行温度限制之内。
关键结果
- Determined the thermal resistance design targets for each chiplet for thermal sign-off constraints:
- HBM4 < 95ºC
- SoC < 125ºC
- 光引擎 < 100ºC
- 绘制了热点的位置分布图。
- 证明了传统空气散热器不适用于该方案。
- 证明了真实场景中的液冷设备满足所需规格。
这些结果表明 CPO 部署取得了重大突破。在单个封装散发超过 3kW TDP(其中仅 AI 处理器就占 1,500W)的同时,成功将光引擎维持在 100ºC 以下,表明 CPO 能够可靠运行且拥有充裕的结温余量,为最严苛的热环境铺平了道路。
未来计划
我们的下一步将聚焦于动态负载仿真,以进一步分析真实运行条件下热对 CPO 的影响。我们在此分享的测试基于静态功耗假设,即每个组件的功耗保持恒定。而实际系统会从空闲状态攀升,在训练或启动时达到峰值,并在正常运行期间随用户需求而波动。
大量用户可能导致热量骤升。动态负载仿真将使我们能够在更贴近真实世界的条件下测试我们的设计。这将帮助我们了解光学器件如何应对突然的温度变化,并确保系统高效运行。
这些热协同仿真测试结果表明,CPO 在搭配合适的散热方案时,可以在高功耗 AI 系统中可靠运行。随着业界不断突破计算性能和热设计功耗的极限,CPO 将在克服带宽和功耗限制方面发挥重要作用。
Igor Elkanovich 是 GUC 的 CTO。
来源:Semiconductor Engineering 芯片与封装 · semiengineering.com