跳到正文
Semiconductor Engineering 芯片与封装· Technical Paper Link·· 2 小时前AI 评分37

ASU 与马里兰大学提出 SEAL 框架,降低 3D 存算一体加速器的故障脆弱性

Security-Aware Layer Mapping Reduces Fault Vulnerability In 3D Compute-In-Memory (ASU, U. of Maryland)

AI 导读

Arizona State University 与 University of Maryland 研究人员发表 SEAL 框架,面向异构 3D 存算一体(CiM)加速器,通过将关键神经网络层分配到更抗故障的器件与层组合,联合优化功耗、性能、面积与故障脆弱性。

正文 · AI 翻译

popularity

亚利桑那州立大学和马里兰大学的研究人员发表了《SEAL: Multitenant Security-Aware Layer Mapping for Heterogeneous 3-D CiM Accelerators》(SEAL:面向异构 3-D 存内计算加速器的多租户安全感知层映射)。

摘要:
“异构 3-D 存内计算架构可以在堆叠的各层中组合不同的存储技术,以加速深度神经网络推理,但多租户部署会通过共享供电网络引入安全风险。研究人员开发了 SEAL,这是一个安全感知的层映射框架,通过将关键的神经网络层分配到更具故障韧性的器件与层组合上,联合优化功耗、性能、面积和故障脆弱性。使用 ResNet-18 和 Qwen2.5-3B 进行的评估显示,在两种方法都能生成可用映射的前提下,与不感知安全的映射相比,故障脆弱性分别降低了最高 3.9 倍和 7.8 倍。在 ReRAM 占比高的配置中,SEAL 将所有高关键性层都放置在低脆弱性层上,并将故障脆弱性降低到表征下限。ResNet-18 的准确率与无故障基线相差不超过 0.06 个百分点,而 Qwen2.5-3B 的困惑度与其无故障基线相差不超过 0.06。”

在此查阅技术论文。2026 年 9 月

Sharma, Pragya, Sriniketh Purisai Ramanujam, Ashish Reddy Bommana, Hossein Pourmehrani, Naghmeh Karimi, Farshad Firouzi, and Krishnendu Chakrabarty. “SEAL: Multitenant Security-Aware Layer Mapping for Heterogeneous 3-D CiM Accelerators.” IEEE Journal on Exploratory Solid-State Computational Devices and Circuits, 2026 年 9 月. https://doi.org/10.1109/JXCDC.2026.3734047. 许可协议。

来源: Semiconductor Engineering 芯片与封装 · semiengineering.com