SEAL框架降低3D存算一体加速器故障脆弱性

2026年10月26日，Semiconductor Engineering报道，Arizona State University（亚利桑那州立大学）与University of Maryland（马里兰大学）的研究人员发表了SEAL框架。该框架面向异构3D存算一体（CiM）加速器，通过将关键的神经网络层分配到更抗故障的器件与层组合上，实现对功耗、性能、面积与故障脆弱性的联合优化，从而降低3D存算一体加速器的故障脆弱性。目前报道内容限于该框架的提出与方法描述，暂无进一步的应用或落地进展报道。

AI 根据报道生成 · 1 小时前更新

还没有足够的连续观测数据，暂不绘制趋势。