慕尼黑工业大学用神经网络加速 3nm 纳米片 SPICE 仿真
Neural Networks Speed 3nm Nanosheet SPICE Simulation (TU Munich)
慕尼黑工业大学研究人员开发出基于神经网络的 3nm 纳米片晶体管模型，用于 SPICE 仿真和标准单元库表征。相比业界标准的 Verilog-A 实现（BSIM-CMG），NN 模型在时延和总功耗评估上误差分别低于 0.11% 和 0.76%，标准单元库表征耗时最多减少 8 倍，可准确预测漏电流和多种电荷。
慕尼黑工业大学的研究人员发表了论文《基于神经网络（NN）的晶体管建模，用于超快速 SPICE 仿真和标准单元库表征》。
摘要：
“基于神经网络（NN）的晶体管模型已被证明是加速器件建模的一种有前景的解决方案。尽管这些模型在电路仿真中展现出显著的加速效果，但它们尚未在芯片设计的标准 EDA 工具流程中的复杂任务里得到严格测试，而这些任务要求晶体管模型具备极高的精度，才能提供准确的结果并正确收敛。为了探究其全部潜力和前景，我们开发了能够精确预测 3nm 纳米片漏电流及多种电荷的基于 NN 的晶体管模型，并将这些模型用于标准单元库表征。这使我们能够在非常广泛的 SPICE 仿真范围内评估其精度和加速效果，并将我们的模型与行业标准的实现进行基准对比。由于标准单元库表征涉及数千次 SPICE 仿真，它是检验晶体管模型质量和一致性的绝佳基准。为了进一步评估模型精度，我们还对各种复杂电路进行了模拟级和数字级仿真。我们的实验表明，基于 NN 的模型是现有晶体管紧凑模型的可行替代方案，与传统基于 Verilog-A 的行业标准（BSIM-CMG）晶体管紧凑模型相比，它能够以更快的速度和更短的收敛时间产生精确的延迟和功耗估算。我们的 NN 在各种电路上的延迟和总功耗评估中分别实现了低于 0.11% 和 0.76% 的误差，同时在标准单元库表征中所耗费的时间最多可减少 8 倍。此外，我们还提供了关于 NN 精度的全面信息和指导，揭示了 NN 规模与其对电路仿真精度影响之间的关系。”
点击此处查找技术论文。2026 年 10 月
Novkin, Rodion, and Hussam Amrouch. “NN-Based Transistor Modeling for Ultra-Fast SPICE Simulation and Standard Cell Library Characterization.” arXiv, October 2026. https://doi.org/10.48550/arXiv.2610.31024. 许可协议
来源： Semiconductor Engineering 芯片与封装 · semiengineering.com