Cadence发布先进封装设计早期优化方法论白皮书

2026年10月14日，Semiconductor Engineering报道，Cadence提出了一套面向IC封装设计的方法论，支持对chiplet集成进行早期和迭代优化。报道指出，随着CoWoS-R、CoWoS-L等先进封装技术的信号数量激增以及HBM集成需求增加，封装设计日趋复杂，传统的设计分析流程面临超期风险。Cadence的这套方法论旨在通过在设计的早期阶段进行迭代优化，帮助应对先进封装带来的复杂度挑战，降低项目超期的可能性。截至目前，公开信息主要来自该白皮书相关报道，尚无后续落地案例或客户反馈的进一步报道。

AI 根据报道生成 · 3 小时前更新

还没有足够的连续观测数据，暂不绘制趋势。