热点事件观察中
UCSC 发表 2nm 背面时钟网格设计论文
1 篇报道1 个报道来源2 天前更新
先了解这件事
AI 综述
2026 年 10 月，加州大学圣塔克鲁兹分校研究团队发布论文，探讨背面时钟网格（背面时钟分配网络）在 2nm 纳米片 GAAFET 工艺下的设计。据 Semiconductor Engineering 报道，这是首个针对背面时钟网格的设计空间探索，基于带背面供电网络（BSPDN）的 2nm 工艺，在 OpenROAD 和 GT2N 工具流程上实现。BSPDN 在晶圆背面提供厚、低电阻的金属层，有助于降低时钟偏差与功耗；但由于触发器仍位于晶圆正面，所有时钟连接需通过硅通孔连接正反面。论文于 2026 年 10 月发布在 arXiv（编号 arXiv:2610.02401）。目前该事件仅有这一篇报道，无后续进展或矛盾信息。
AI 根据报道生成 · 2 小时前更新
最新进展10月6日 02:07
UCSC 团队在 arXiv 发布首个基于 2nm BSPDN 工艺的背面时钟网格设计空间探索论文。报道时间线
沿着报道，了解事件的不同侧面。
10月6日
- Semiconductor Engineering 芯片与封装UCSC 论文探讨背面时钟网格如何降低 2nm 纳米片工艺的偏差与功耗
加州大学圣塔克鲁兹分校研究团队发布了首个背面时钟网格的设计空间探索，基于 2nm GAAFET BSPDN 工艺在 OpenROAD 和 GT2N 上实现。背面供电网络在晶圆背面提供厚、低电阻金属层，可降低时钟偏差与功耗；由于触发器仍在正面，所有连接需经硅通孔。论文于 2026 年 10 月发布在 arXiv（arXiv:2610.02401）。
本事件热度走势
当前热度 3·可比范围峰值 3（10月7日 22:00）·近 24 小时可比范围变化 –
趋势仅比较持续完整观测到的相同主体，范围可能小于当前热度统计。移动指针或点击图表查看每小时热度；键盘可用左右方向键切换。