Syracuse、FAU 与 TU Dresden 提出 RAPID：行并行 DRAM 计算架构降低数据重组开销

雪城大学、埃尔朗根-纽伦堡弗里德里希·亚历山大大学和德累斯顿工业大学的研究人员发表了一篇题为 “RAPID: Row-Parallel Arithmetic Processing in DRAM” 的技术论文。

摘要摘录：“存内处理（Processing-using-memory，PUM）架构直接在 DRAM 内部执行计算，以减少内存与处理器之间代价高昂的数据搬运。由于电荷共享操作局限于单个位线，现有的 DRAM-PUM 架构会将数据重组为面向列、按位串行的表示形式。这种数据组织方式与传统处理器和加速器所使用的面向行、按字并行的布局根本不兼容，每当计算在 PUM 与传统执行之间切换时，都需要进行代价高昂的数据布局转换。在本文中，我们提出了 RAPID，一种行并行 DRAM 内算术处理架构。RAPID 为 DRAM 子阵列增加了两个轻量级扩展：迁移单元（migration cells），支持相邻位线之间的局部水平数据移动；以及反相单元（inversion cells），提供高效的阵列内逻辑反相。这些原语使 RAPID 能够直接在行并行、位并行的数据上进行操作，在利用 DRAM 子阵列大规模并行性的同时，保留了与 CPU 兼容的数据布局。”

点击此处查看该技术论文。2026年10月。

Tegge, William C., João Paulo Cardoso de Lima, Shouzhi Fang, Jeronimo Castrillon, and Alex K. Jones. “RAPID: Row-Parallel Arithmetic Processing in DRAM.” arXiv preprint arXiv:2610.02502（2026年10月）。https://doi.org/10.48550/arXiv.2610.02502

本文最初发表于 Row-Parallel DRAM Computing Cuts Data-Reorganization Overhead（雪城大学、FAU、德累斯顿工业大学），来源于 Semiconductor Engineering。